EUROPEAN PATENT (FICE

Patent ubstracts of Japan

PUBLICATION NUMBER PUBLICATION DATE

01106456 24-04-89

APPLICATION DATE APPLICATION NUMBER 19-10-87 62263435

APPLICANT: MATSUSHITA ELECTRIC IND CO LTD;

INVENTOR: TAKASE YOSHIHISA:


INT.CL.


H01L 23/50 H01L 23/28

TITLE

: SEMICONDUCTOR INTEGRATED

CIRCUIT DEVICE





ABSTRACT: PURPOSE: To make an electrode terminal not to come off due to external force and thermal strain by providing the end surface of a lead frame substrate with a stair part having more than one step and performing molding with sealing resin in a shape of covering the stair part.

> CONSTITUTION: An IC chip 16 is mounted on the other main surface 14 of a die pad 11, and a pad of the IC chip and the other main surface 14 of an electrode terminal 12 are bonded with a wire 17 so as to be continuously molded with sealing resin 18 on the almost level with one main surface 13 by a transfer method so that the electrode terminal and the main surface 13 of the die pad 11 may be exposed. At this time, a stair part 15 provided on a lead frame 20 is also covered with sealing resin 18. Thereby, a reinforcing bar 19 exposed to an end surface of sealing resin 18 is also of the same projection type so as to have very strong structure against coming-off even to external force.

COPYRIGHT: (C) JPO

⑲ 日本国特許庁(JP)

① 特許出題公開

⑫公開特許公報(A) 平1-106456

@Int_Cl.4

識別記号

庁内整理番号

母公開 平成1年(1989)4月24日

H 01 L 23/50 23/28

G-7735-5F A-6835-5F

審査請求 未請求 発明の数 1 (全4頁)

半導体集積回路装置 の発明の名称

> ②特 頤 昭62-263435 啓

舜出 頤 昭62(1987)10月19日

勿発 明 者 00発明者 高瀬 善 久 松下電器産業株式会社 ⑪出 顋 人

大阪府門真市大字門真1006番地 松下電器產業株式会社内 大阪府門真市大字門真1006番地 松下電器産業株式会社内 大阪府門真市大字門真1006番地

弁理士 中尾 敏男 外1名 20代 理 人

1 、発明の名称 半導体集積回路裝置

2、特許請求の範囲

複数の電極端子を有するリードフレームの一主 面の面積が、他の主面より狭く、とのリードフレ - ムの断面形状は少なくとも1段以上の段差を持 つ政差郎を有するものであり、半導体集積回路は 他の主面にマウントされ、少なくとも緊張端子の 一主面を露出した形で一主面とほぼ平坦に封止樹 脳が成形されている半導体集積回路装置。

3、発明の詳細な説明 産業上の利用分野

本発明は半導体集積回路をパッケージした半導 体集積回路装置に関するものである。

従来の技術

ポータブルな情報ファイルとしてのICカード はカードの一部にメモリ、マイクロプロセッサを 有する半導体集積回路装置を埋込んで、リーダー ライタを介して情報を書き込み、読み出し、俏去 する腐な機能を持っているが、しS0規格により カード厚みは最大の.84ミりとされてかり、当然 半導体集務回路装置は更に薄くしかも厚み情変が 強く要求される。

当初半導体集積回路装置の基板はガラスエポキ シを基体とする両面基板が主硫であったが、ガラ スエポキシ基板ではICカード用半導体集積回路 装置に要求する厚み精度を十分に満足させるもの てはなかった。

そこでガラスエポキシ茘板の代りに厚み精度が よく半導体集積回路装置の総厚の厚み精度も向上 させられるリードフレームを基板とするICカー ド用半導体祭積回路裝置が提案された。とのIC カード用半導体集積回路装置の構造を餌4回に示 し説明する。

複数本の電振爆子1とダイバッド2を有するり ードフレーム8の上記ダイバッド2にICチップ 3がマウントされ、上記ICチップ3のバッド (図示せず)と上記電振選子1がワイヤ4で接続 されており、少たくとも上記電板端子1の一主面

持開平1-106456(2)

6 を露出した形で、しかも上記一主面 5 とほぼ平 退に計止樹脂 6 がトランスファ成形法により成形 された構造となっている。

ところが上記電鑑選子1の上記一主部6 td 外部 に露出し、上記電極端子1の海の両面を含む片面 しか上記付止樹脂9 を接触していない。通常トラ メスフィ成形法で成形する上記付止砂脂9 中には 成形金型との観形性をよくするために、超形期が 入れられていることから、当然上記電鑑選子1 と 上記付止樹脂9 この電電性はのいものではない。 この問題点を解決する力法として、上記付止樹脂 のと接触する他の主面7 を粗面化したり、上記電 福選子1の一主面6の前類を他の主荷7の前段よ り修くして(エッジアーバをつける形形状とす 3) 音楽性の向上を切っている。

発明が解決しようとする問題点 とのよりま半導体集保密部を変に用いるリード フレーム Bの厚味は、半導体集像回路を置に彫厚 の関係があることからの、16ミリ以下が過渡用い られる。ととうが針止側筋のとリードフレームの

なる。この状態でカード化しカードの関帯中ある いは使用中に何らかの異性が切断面にできたパリ、 あるいは恒極率千目体にひっかかり電医端子をは がしてしまり可能性がある。このように電極端子 がばがれたり、変形すると10カードとしての機 能が全く火なわれることになる。

本発明は上記問題点を載み、外的な力、無ひす み等に対しても電優端子がはがれて使用不能にな らないようなリードフレームの構造を提供するも のである。

問題点を解決するための手段

せして上記問題点を解決する本発明の技術的手 設は、リードフレームの一主面の西様を他の主面 より挟くし耐耐耐状を凸弧として一主面とほぼ平 即に対止側距を取形し、リードフレームの適面を 形定の距離、男さで民程全辺にわたって針止側脂 で獲りように構成したものである。

作用 この構成化より電極端子の投資全辺が対止樹脂 でおおわれていることから、電磁端子を剥す外部

の他の主面7との密着性を強化するために、りっ ドフレーム8の断面をテーパ加工し、わずかに対 止樹脂8でリードフレーム8を覆う形としている が、リードフレームBの厚味が O.1 5 ミリと非常 に輝いため、封止樹脂6でリードフレーム8の鏝 面を一部覆り形とした場合でもせいぜい原味分の O.15ミリ程度しか覆りことができず、媚面にテ ーパをつけても針止樹脂6に対するリードフレー △8の密着強度を装るしく向上させることはでき なかった。また前にも述べたが対止樹脂6には難 形削が入っているため、リードフレーム8との密 着性が悪く、例えば熱衝撃試験を行った時に発生 する熱的ひずみによりリードフレームのが剃れる 可能性も生じてくる。更にトランスファ波形扱り ードフレーム6の摘強パーを封止樹脂8の端面に 沿ってほぼ平坦に金型にて切断して個片の半導体 集積回路装置にするわけであるが、補強パーの切 断面は金型で切断する際、わずかなべりが発生す ることと、完全に対止樹脂8の矯面と平坦にする ととは不可能で、わずかに切断面が突き出る形と

からの 月が加わらず、また熱雨業試験等による然 ひずみに対しても電極期子が剥れることがないた め信仰性の高い半導体集積回路装置を作ることが 可能となる。

爽施例

以下本説明の一実施例について図面を用いながら説明する。第2回は、b は本実明に用いたリードフレームの確定を示す。第2回はは上面図、末 2回かは人ーがようた新画図である。ダイバッド 11、複数本の電磁第子12で構成されてかり、 上記ダイバッド・1及び上記電磁第子12の外部 に選出する一玉面13の画様は位の主面14より ダ(、少なくとも好上横断で頂かれる思分のリードフレーム20の所部は凸型の設定形15が設け られている。5点かにリードフレーム20の同様 がQ15ミリの場合上記記法部1607年10.5ミリの場合上記記法部1607年10.05にリードフレーは20の所面 形状は皮差が1段のかならず建設皮形について で出来るである。以上はアイバッドが複数本 で電路選子12の少なくとも1本と複数されてい

14開平1-106456(3)

る環境のリードフレームである。このリードフレーム200円取万法は一実施例として、まずプレス版でストレートにパンケックした接続いて別の登室形以同じくプレス最近によりードフレーム200億億のみをプレスし所定の量だけ改差部にを作った。他の万法としてエッテングによる万法でも同様の改進的15を作るとは打印能である。以上の説明は「6・テップを掲載するダイパッド11を有するリードフレーム20であるが、ダイパッド11の意い電優両子12の入のリードフレーム

以上述べた役付をリードフレーム20を用いた 半海体無短路を置の製造プロセスを第3回 A ~ のに示す。これは第2回の A ~ どの新画を表わり ものである。タイパッド1100歳の主題14に 10チップ16をマウントし、上配10チップ10 のパッド(回示せず)と上記電帳第712の他の 主面14をワイヤ17で接続し(第3回ま)、役 がてトランスファ板形法にて上記覚帳第712、 及びダイパッド11の一主面13を開出させるご

のではなく、パンプを利用したフリップテップ ボ ンポ・メグガズでもかまわない。また同時にリー アンレーム200億の主面側をエッチング、サン ドプリストノッチ原等で粗固化を思が越くされた いても交い。更に等でれずドリ・1かを110 デリ リー 6 加速振端子 12 にかかる 19 たリードフレ ーム20を用いる場合は 10 テップ 10 をマッタン トするぎィボンド性耐は絶縁性であることはいう までもない。

発明の効果

本免別の半導体集後回路製産はリードフレーム 生態の遺歯化、段別上の段差部を設け、反差悪を 短り形で対止側端化で成形しているため、外的な 力にも延復端子は剥れにくく、熱質電放射等の熱 ひずみに対しても、電電端子ははがれないことか 5、虚損性の高いものを得ることが可能となる。

部1回は本発明の半導体集積回路装置の一実施 例における電低増予部の拡大斜視回、第2回 b b は本発明に用いたリートフレームの構造を示す とく、上記一主面13とほぼ平坦に封止樹脂18 で放形する(築3回b)。この時リードフレーム 20に設けられた段差部156上記封止樹脂18 で匿われる形となる。更に金型を用いて上記封止 樹脂18のぬ面に沿って補強パー19を切断して 個片の半導体集積回路要置とする(第3回c)。 以上のべた半導体集積回路装置の電気端子部の拡 大図を餌1図に示す。との第1図によれば電極温 子12の一主面と封止樹脂18は径ぼ平坦に成形 されており、封止樹脂18に埋胶した難獲爛子12 の一部は、露出している一主面より広がっている 構造となっている。このことは、電極端子12の 適面に形成されている設差限16を完全に対止樹 脂18が覆っていることになり、針止樹脂16の 進函に露出している補強パー19も同様の凸盤で あることから外的な力に対しても非常に剥れに強 い解造となっている。


以上述べてきた契施例の中でICチップ16の パッドと框圏海子12の環線にワイヤ11を用い ているが、ワイヤーボンディング法に接定するも

上面図と断面図、第3図を~cは本発明の半導体 集機図路医型の製造フローを示す断面図、第4図 は従来のリードフレームを用いた半導体集機図路 装盤の材造を示す新面図である。

12……電振機子、13……一主面、14…… 他の主面、15……段差部、16……ICチップ、 17……ワイヤ、18……対止相解、19……桶 強パー、20……リードフレーム。

代理人の氏名 弁理士 中 尾 敏 男 ほか1名

BNSDOCID: «JP 401106456A >



特別平1-106456(4)